Применение интегральных силовых модулей DIP-IPM серий Ver. 3, Ver. 3,5 фирмы Mitsubishi Electric

№ 2’2010
PDF версия
В предыдущей статье были рассмотрены номенклатура и основные параметры интегральных силовых модулей серий Ver. 3, Ver. 3,5, Ver. 4, 1200 В фирмы Mitsubishi Electric. Номенклатура модулей в каталогах фирмы 2010 г. не претерпела существенных изменений. Предметом рассмотрения настоящей статьи являются особенности применения интегральных модулей третьей серии, руководство по применению которых было выпущено фирмой в конце 2009 г.

Юрий Петропавловский

Внешний вид модулей снизу показан на рис. 1; на их лицевые стороны наносится лазерная маркировка, параметры которой выдерживаются с большой точностью; виды обратной стороны модулей DIP-IPM и Mini DIP-IPM с маркировкой приведены на рис. 2. На рисунке отмечены: зона маркировки; зона производителя (Mitsubishi Electric); А — тип модуля, В — номер партии; QR-код (код продуктовой линейки) — зарегистрированная торговая марка компании Denso Wave Inc. в Японии и других странах (возможно наличие партий модулей без QR-кода). Структуры и нумерация выводов модулей DIP-IPM и Mini DIP-IPM приведены на рис. 3, в их состав входят: схемы управления верхними ключами каналов U, V, W — HVIC, нижними ключами — LV-ASIC (LVIC), выходные IGBT с антипараллельными диодами.

Рис. 1. Внешний вид модулей DIP-IPM, Mini DIP-IPM

Рис. 2. Обратная сторона модулей DIP-IPM и Mini DIP-IPM с маркировкой Marking area (место маркировки), А, В — лазерная маркировка типа и партии модулей

Рис. 3. Структура модулей DIP-IPM, Mini DIP-IPM: HVIC — схемы управления верхними IGBT; LVIC — схема управления нижними ключами; Input Signal Condition — согласующие схемы; Level Shift—схемы сдвига уровней; Gate Drive & UV lock out—драйверы затворов IGBT и схемы защиты; Fault Logic & UV lock out—схема формирования сигнала тревоги и схемы защиты от низкого напряжения; Protection Circuit — схема защиты от коротких замыканий

Каждая схема управления HVIC содержит согласующую схему (Input Signal Condition), схему сдвига уровня (Level Shift) и драйвер затвора IGBT со схемами защиты от пониженного напряжения питания (Gate Drive & UV lock out). В состав специализированной микросхемы LV-ASIC входят: согласующая схема, драйвер затворов нижних IGBT, схемы защиты от короткого замыкания и низкого напряжения питания (Protection Circuit) и схема формирования сигнала тревоги (fault Logic & UV lock out).

Назначение выводов модулей

  • (VUFB-VUFS), (Vvfb-Vvfs), (WWFB-WWFW) — напряжение питания драйверов схем управления верхними IGBT. При использовании бутстрепных схем не требуется отдельных источников питания для каждого канала HVIC. Периодический заряд бутстрепных конденсаторов осуществляется через соответствующие открытые нижние IGBT. Для устойчивой работы систем электропривода напряжение на бутстрепных конденсаторах должно быть стабильным и не содержать шумов и помех, для этого подключать их следует непосредственно вблизи соответствующих выводов модулей. Для предотвращения выхода из строя модулей в аварийных ситуациях между каждой парой выводов питания HVIC рекомендуется устанавливать защитные стабилитроны (24 В/1 Вт). VP1, VN1 — напряжение питания VD схем управления HVIC и LVIC. Для повышения устойчивости работы схемы выводы необходимо шунтировать керамическими или пленочными конденсаторами, а также защитными стабилитронами (24 В/1 Вт). VNC, (VPC) — корпус схем управления верхними и нижними IGBT. Разработку конструкции (печатной платы) схем электро-привода следует проводить таким образом, чтобы предотвратить прохождение через этот вывод выходных токов IGBT.
  • UP, VP, WP, UN, VN, WN — входы управления HVIC и LVIC. Внутри модулей выводы подключены к триггерам Шмидта, совместимым с +5 В комплементарной МОП-логикой. Уровню логической единицы сигнала управления соответствует открытое состояние управляемого IGBT, а логическому нулю — закрытое. Длина соединительных (печатных) проводников, соединяющих выводы с выходами управляющих схем, не должна превышать 20 мм. Для предотвращения самовозбуждения схем на входах желательно устанавливать антипаразитные RC-цепи.
  • CIN — вход для подключения датчика тока (резистора обратной связи) схемы защиты от коротких замыканий. Сигнал обратной связи подается на этот вывод с датчика тока через RC-цепь, обеспечивающую подавление высокочастотных шумов выходного тока IGBT; сопротивление входа — около 600 кОм.
  • FO — выход сигнала тревоги (Fault signal), выход каскада с открытым коллектором. Обычно подключается к источнику питания +5 В через резистор 10 кОм.
  • CFO — вывод для подключения внешнего конденсатора схемы детектора «тревоги», подключается между этим выводом и выводом VNC. От величины емкости конденсатора зависит длительность импульса «тревоги» (при С = 0,022 пФ tFAULT = 1,8 мс).
  • Р, N — положительный и отрицательный выводы питания инверторов. Для эффективного подавления выбросов напряжения (Surge voltage) блокирующий (снабберный) конденсатор следует устанавливать непосредственно между ними.

Помимо перечисленного выше, имеются еще вспомогательные выводы (Dummy-pin), соединенные с различными внутренними элементами модулей. Их нельзя подключать к каким-либо другим выводам модулей и к печатным проводникам платы. К ним можно подключать измерительные приборы при проведении диагностики неисправностей и испытаниях систем электроприводов.

Вспомогательные выводы модулей в корпусах DIP-IPM: 27 — VPC, 28 — UPG, 29 — P, 30 — VPC, 31 — VPG, 32 — U,33 — WPG, 34 — V, 35 — UNG 36 — VNC, 37 — VNO, 38 — WNG, 39 — VNG, 40 — W, 41 — P.

Вспомогательные выводы модулей в корпусах Mini DIP-IPM (35 выводов): 2—UPG, 5 — com, 8 — VPG, 11 — COM, 14 —WPG, 17 — COM, 19 — UNG, 29 -VNG, 30 — WNG.

В модулях PS21562-P и PS21563-P вывод 20 (VNO) соединен с выводом 35 (N), а в модулях PS21564-P этого соединения нет. В исполнениях SP (Mini DIP-IPM в 37-выводных корпусах) выводы эмиттеров нижних IGBT разделены: 35 — NU, 36 — NV, 37 — NW, вывод 20 не соединен с какими-либо другими выводами.

Типовая схема включения модулей без гальванической развязки с микропроцессорами управления рассмотрена в [1]. На рис. 4 приведена схема включения модулей PS21562, PS21563 в корпусах Mini DIP-IPM, рекомендованная фирмой Powerex (демонстрационная плата — mini DIP-IPM basic demonstration board). Пунктиром на схеме обозначены проводники, длина которых должна быть минимальна. В качестве бутстрепных диодов D1-D3 фирмой Powerex рекомендованы быстрые диоды 10DRA60 (1 А/600 В), конденсаторов C1-C3 — UFP1H220MEH (22 мкФ/50 В) фирмы Nichikon, С4-С10 — высококачественные керамические ВЧ-конденсаторы GRM39R102M50P5 фирмы Murata, резистора обратной связи R6 — SL2TTE68LF 0,068 Ом ±5%/2 Вт фирмы Japan KQA (номинал для данной демонстрационной платы). Расположение элементов на демонстрационной плате и ее внешний вид со стороны элементов и с торца приведены на сайте журнала.

Рис. 4. Схема включения модулей PS21562, PS21563

Перейдем к особенностям функционирования и расчета элементов схем электропривода на базе рассматриваемых силовых модулей.

Входные цепи

Структура входных цепей модулей приведена на рис. 5, на всех входах управления HVIC и LVIC установлены нагрузочные резисторы (Pull-down resistors) сопротивлением 2,5 кОм, поэтому внешние резисторы во входных цепях не требуются. Для работы с более низковольтной логикой (при напряжении питания Vp1, Vn1 = +15 В и температуре выводов 25 °С) следует ориентироваться на следующие пороги срабатывания встроенных триггеров Шмидта: логический «0» — не более 0,8 В (типовое значение 1,4 В), логическая «1» — не менее 2,6 В (типовое значение 2,3 В). Входные цепи модулей рассчитаны на работу и с более высоковольтной логикой, максимально допустимые напряжения на входах не должны выходить за пределы диапазона от -0,5 В до +(Vp1+0,5) В. Минимальная длительность входных ШИМ-импульсов включения (уровень лог. «1») — 0,3 мкс для всех типов модулей; минимальная длительность входных импульсов выключения (уровень лог. «0») при номинальном выходном токе модулей — 0,5 мкс для PS21562/563/564, 3 мкс для PS21869; при выходном токе, равном половине номинального: 0,5 для PS21562, 0,7 для PS21563, 2,6 для PS21564 и 5,9 мкс для PS21869.

Рис. 5. Структура входных цепей модулей: Level shift circuit — схема сдвига уровня, Gate Driver — драйверы затворов IGBT

Источник питания схем управления верхних IGBT

Питание схем управления HVIC-модулей осуществляется от последовательно соеди-ненных источников питания LVIC (VD) и напряжения VDB на бутстрепных конденсаторах соответствующих каналов модулей. Схема заряда бутстрепных конденсаторов HVIC и соответствующие временные диаграммы сигналов приведены на рис. 6. Перед запуском схемы бутстрепные конденсаторы должны быть заряжены, что обеспечивается подачей импульсов запуска на вход управления, открывающего нижние IGBT. Длительность или количество импульсов в пакете запуска выбирается несколько большим, чем требуется для полного заряда.

Рис. 6. Схема заряда бутстрепных конденсаторов и временные диаграммы: Bootstrap Condenser — бутстрепный конденсатор; P-side IGBT — верхние IGBT, N-side IGBT — нижние IGBT; PWM Start — момент подачи управляющих ШИМ-сигналов

Напряжение на бутстрепных конденсаторах в процессе работы электропривода не постоянно и зависит от состояния верхних и нижних IGBT. При закрытых верхних и открытых нижних IGBT оно определяется формулой:

Vc1 = Vp1-VF-Vsat— IDR, (1)

где Vc1 — напряжение источника питания HVIC (выводы Vp1 модулей), VF — падение напряжения на бутстрепных диодах (D1-D3, рис. 4), Vat — напряжение насыщения нижних IGBT, ID — ток заряда, R — сопротивление ограничительных резисторов (R1-R3, рис. 4). При закрытых нижних IGBT через их антипараллельные диоды протекают токи индукции, а напряжение на бутстрепных конденсаторах определяется формулой

Vc2 = Vp1-VF+Vec,

где Vec — падение напряжения на антипараллельных диодах нижних IGBT.

Емкость бутстрепных конденсаторов определяется формулой:

C = IDB·T/ΔVDB, (2)

где IDB — ток в цепях питания модулей (по выводам VUFB, VVFB, VWFB на рис. 4, зависит от температуры и частоты), Т — максимальная длительность импульсов (ШИМ), ΔVDB = VD-VDB — допустимое падание напряжения на конденсаторах при разряде. В качестве примера в руководстве [2] приведены следующие значения параметров: IDB = 0,4 мА, Т = 5 мс, ΔVD)B = 1 В, при этом емкость бутстрепных конденсаторов, рассчитанная по формуле (2), равна 2 мкФ (Т и ΔVDB выбираются разработчиками).

Сопротивление ограничительных резисторов определяется из соотношения: R = (ΔVDB·t0)/(C·ΔVDB), где t0 — минимальная длительность открывающих импульсов нижних IGBT. Например, при t0 = 20 мкс, ΔVDB = 1 В, С = 5 мкФ номиналы ограничительных резисторов R1-R3 (рис. 4) равны 4 Ом. Время восстановления обратного сопротивления бут-стрепных диодов должно находиться в пределах 100-150 нс и менее, максимальное обратное напряжение диодов при напряжении питания 450 В должно быть не менее 600 В; в соответствии с рекомендацией Powerex подойдет, например, быстрый диод 10DRA60 (600 В, 1А, t,.,. не более 120 нс при di/dt = 50 А/мкс) фирмы NIEC (Nihon Inter Electronics Corporation, фирма выпускает обширную номенклатуру быстрых диодов).

Особенности подключения внешних элементов

В качестве снабберных конденсаторов в цепях питания IGBT, необходимых для снижения уровня переходных перенапряжений, возникающих при коммутации, рекомендуется использовать пленочные или керамические конденсаторы емкостью 0,22-2,3 мкФ с минимальными потерями на высоких частотах. В схеме на рис. 4 использованы малогабаритные полиэстеровые конденсаторы серии MDDSA фирмы Hitachi AIC на напряжение 630 В (рис. 7), имеющие фактор диэлектрических потерь (DF) не более 0,8%. Однако конденсаторы такого типа нежелательно использовать в схемах электропривода на более мощных модулях PS21564 и особенно PS21869, для них рекомендуется применять специализированные снабберные конденсаторы, например фирмы HK Film Capacitor (рис. 8). Источник питания следует разрабатывать таким образом, чтобы уровень шумовых флюктуаций напряжения питания был менее ±1 В/мкс, а пульсации (ripple voltage) — менее ±2 В. Важное значение имеет выбор точек подключения снабберного конденсатора, имеется три возможных варианта подключения (рис. 9):

  • Степень подавления выбросов (Surge) определяется длиной проводников на участке А: чем меньше длина, тем более эффективно подавление.
  • Обеспечивается эффективное подавление выбросов, однако при заряде/разряде конденсатора ток, генерируемый индуктив-ностями соединительных проводников, протекает через резистор обратной связи, что может вызвать ошибки в работе схемы защиты от коротких замыканий SC.
  • Оптимальный вариант подключения, обеспечивающий приемлемую эффективность подавления выбросов.

Рис. 7. Внешний вид конденсаторов MDDSA Hitachi AIC

Рис. 8. Внешний вид снабберных конденсаторов HK Film Capacitor

Рис. 9. Варианты включения снабберных конденсаторов

Большое значение для устойчивой работы модулей имеет правильное подключение резистора обратной связи (датчика выходного тока). На рис. 10 показаны особенности подключения резистора. Индуктивность проводника на участке А не должна превышать 10 нГн, этому условию удовлетворяет медный печатный проводник длиной 17 мм, шириной 3 мм и толщиной 0,1 мм (к точке N1 подключен отрицательный вывод снабберного конденсатора по варианту 3). Проводник на участке В должен быть окружен общей корпусной шиной печатной платы. Внешнее соединение выводов N и VNQ необходимо только для модулей PS21562, PS21563 (пример разводки печатной платы схемы электропривода приведен на сайте журнала).

Рис. 10. Включение резистора обратной связи: Shunt resistor — резистор обратной связи (датчик выходного тока)

Схема защиты от коротких замыканий

Временные диаграммы сигналов в характер-ных точках LVIC и нижних IGBT, поясняющие работу схемы защиты от коротких замыканий (SC), приведены на рис. 11. Буквами обозначены: а1, а7 — нормальная работа, IGBT открыты; а2 — выходной ток превышает порог срабатывания SC; а3 — срабатывание схемы защиты и резкое блокирование затворов IGBT; а4, а6 — IGBT закрыты; а5 — на выходе Fq формируется импульс «тревоги»; а8 — IGBT принудительно закрыты выходным сигналом SC независимо от уровня сигналов управления; SET — момент включения SC; RESET — момент выключения SC.

Рис. 11. Временные диаграммы сигналов в схеме защиты от коротких замыканий: N-side control input — сигналы на входе LVIC; Protection circuit state — состояние схемы защиты от коротких замыканий; SET — защита включена; RESET — защита выключена; Internal IGBT gate — сигналы на затворах IGBT; Output current Iq — выходной ток IGBT; Sense voltage of the Shunt Resistance — сигналы на резисторе обратной связи; SC reference voltage — порог срабатывания схемы защиты от коротких замыканий; Error output Fq — сигнал тревоги; RC circuit time constant delay — задержка RC-цепи

Расчет внешних элементов схемы защиты производят, ориентируясь на рис. 12. Сигнал обратной связи подается на схему защиты через RC-фильтр, обеспечивающий подавление шумовых высокочастотных составляющих выходного тока. Сопротивление резистора обратной связи определяется выражением R = Vsc(ref)/SC, где Vsc(ref) — номинальное напряжение срабатывания схемы SC (trip level), SC protection level — выходной ток, при котором срабатывает схема защиты, выбирается примерно равным двукратному максимально допустимому току модулей. Vsc(ref) — напряжение на резисторе обратной связи, при котором срабатывает схема защиты, находится в пределах 0,45-0,52 В для всех типов рассматриваемых модулей. SC = Ikmax для PS21562 составляет 5·2 = 10 А, для PS21563 — 20 A, PS21564 — 30 A, PS21869 — 100 A. При допуске на сопротивление резистора обратной связи ±5% его номинал для PS21562 выбирают равным 45-52 мОм (типовое 48,5 мОм), для PS21563 — 24,25 мОм, PS21564 — 16,15 мОм, PS21869 — 2,425 мОм. Постоянная времени интегрирующей RC-цепи по рекомендациям листов данных (Data sheet) всех рассматриваемые модулей выбирается в пределах 1,5-2 мкс (в схеме на рис. 4 τ = 2 мкс, С13 = 1000 пФ, R5 = 2 кОм).

Рис. 12. Включение внешних элементов: SC Protection External Parts — внешние элементы схемы защиты от КЗ; External shunt resistor — резистор обратной связи; Drive circuit — драйверы затворов IGBT; SC protection — схема защиты от КЗ; Collector current waveform — форма импульса тока коллектора; SC protection level — ток срабатывания схемы защиты от КЗ; Input pulse width — длительность импульсов коллектора IGBT (мкс); Collect current Iq (A) — ток коллектора IGBT

Важным параметром, влияющим на надежность модулей при длительной эксплуатации, является допустимое количество циклов нагрева/остывания в процессе эксплуатации систем электропривода (гарантированное количество термоциклов). При большом числе термоциклов паяные соединения внутри модулей разрушаются (растрескиваются), что в конечном итоге приводит к выходу их из строя. На рис. 13 приведена зависимость гарантированного количества термоциклов от средней температуры выводов модулей при разнице температур нагрева/остывания 46, 88, 98 К, что соответствует плотностям отказов модулей (Failure rate) 0,1; 1; 10% (ГОСТ27.002-89).

Рис. 13. Зависимость количества термоциклов от средней температуры выводов модулей

В ряде случаев управление электроприводом должно быть изолировано от питающей сети, поэтому схема включения модулей, приведенная на рис. 4, будет неприемлема. На рис. 14 приведена типовая схема включения модулей с использованием быстродействующих оптронов (High CMR), в ее состав кроме собственно оптронов входят шесть логических инверторов, эмиттерный повторитель для сигнала F0 и 5-вольтовый источник питания (для питания микропроцессора управления используется отдельный источник питания на +5 В). В качестве оптронов могут использоваться, например, широко распространенные телекоммуникационные быстродействующие оптроны с напряжением изоляции 2500 В — 6N137, выпускаемые многими фирмами (Toshiba, Sharp, Fairchild, Vishay и др.).

Рис. 14. Схема включения модулей с оптической изоляцией: MCU — микропроцессор; Shunt resistor — резистор обратной связи.

Интегральные модули серии Ver. 3,5 отличаются от рассмотренных, в основном, величиной максимального выходного тока и выполнены в корпусах DIP-IPM с меньшим числом выводов. Все приведенные выше материалы вкупе с рекомендациями из руководства [2] можно использовать при разработке модулей этой серии. В каталоге фирмы 2010 г. имеются следующие модули серии Ver. 3,5: PS21265-P, PS21267-P (корпус DIP-IPM, 26 выводов); PS21265-AP, PS21267-AP (корпус DIP-IPM, 26 длинных выводов). Основные параметры модулей приведены в [1]. Структура модулей соответствует структуре DIP-IPM, приведенной на рис. 3.

Назначения выводов модулей: 1 — UP, 2 —VP1, 3 — VUFB, 4 — VUFS, 5 — VP, 6 — VP1, 7 — VVFB, 8 — VVFS, 9 — WP, 10 — VP1, 11 — Vpc, 12 — VWFB, 13 — VWFS, 14 — VN1, 15 — VNC, 16 — CIN, 17 — CFO, 18 — FO, 19 — UN, 20 — VN, 21 — WN, 22 — P, 23 — U, 24 — V, 25 — W, 26 — N (вспомогательные выво ды Dummy-pin отсутствуют). Каких-либо существенных особенностей применения модулей в сравнении с вышеприведенными материалами и руководством [2] нет.

Внешний вид, разводка и расположение элементов на демоплате приведены на сайте журнала http://power-e.ru/files/Demoplata.zip.

Литература

  1. Петропавловский Ю. Современные интеллек-туальные силовые модули DIP-IPM фирм Mitsubishi и Powerex // Силовая Электроника. 2009. № 4.
  2. DIP-IPM Ver. 3. Application Note. 2009. http://www.mitsubishichips.com/Global/products/powermod/note/index.html

Добавить комментарий

Ваш адрес email не будет опубликован. Обязательные поля помечены *